R\$

(19)

(11) Publication number:

61160130 A

Generated Document,

PATENT ABSTRACTS OF JAPAN

(21) Application number: 60001303

(51) Intl. Cl.: G06F 1/04 G11C 7/00 G11C 11/34

(22) Application date: 08.01.85

(30) Priority:

(43) Date of application 19.07.86

publication:

(84) Designated contracting states: (71) Applicant: NEC CORP

(72) Inventor: KATO AKIRA

(74) Representative:


(54) TIMING GENERATING **CIRCUIT**


(57) Abstract:

PURPOSE: To make a timing generating circuit suitable for high integration and temporally setting up a timing output by providing the circuit with plural gate groups for cascade connection and selecting any one input from the plural gate groups or an output on the basis of a program.

CONSTITUTION: A high level or low level signal is inputted to an input terminal 32 of a selecting gate 14. A the high level of the input, F/F type memory cells 15-18 are selected, and at the low level of the input, F/F type memory cells 19-22 are selected. The initial value information of a timing output signal and selecting signal information are inputted to writing data terminals 34-37 and a signal specifying the writing operation is inputted to a reading/writing operation control terminal 33 to execute the writing operation. On the other hand, the reading operation is executed by detecting the potential values of respective bit lines of a selected F/F type memory cell array by reading circuits 10-13 and reading out respective information in the F/F type memory cell array by circuits 10'~13 and respective information in the F/F type memory cell array is read out. At that time, the terminal 33 is used for the reading operation.

COPYRIGHT: (C) 1986, JPO& Japio





⑩日本国特許庁(JP)

①特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61 - 160130

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和61年(1986)7月19日

G 06 F G 11 C 11/34 D-7157-5B 6549-5B 7230-5B

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

タイミング発生回路

②特 爾 昭60-1303

四出 昭60(1985)1月8日 願

79発 明 者 藤 晃

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

勿出 顋 人 日本電気株式会社

弁理士 井ノ口 個代 理

1. 発明の名称

タイミング発生回路

2. 特許請求の範囲

複数の縦続接続したゲート群と、前配複数の縦 続接続したゲート群の入力と出力とのうちのいず れかを選択するため、前記複数の凝続接続したゲ ート群に対応して設けた複数の選択回路と、前記 選択回路の選択信号およびタイミング出力信号初 期値を書込んでおくためマトリクス状に配列され た複数のメモリセルと、前記選択信号をよび前記 タイミング出力信号初期値を前記複数のメモリセ ルに帯込むための書込み回路と、前記選択信号お よび前記タイミング出力信号初期値を前記複数の メモリセルより読出すため前記複数の選択回路に 対応した複数の銃出し回路とを具備して構成した ことを特徴とするタイミング発生回路。

8. 発明の詳細な説明

(産業上の利用分野)

本発明は、多相タイミング信号が必要を情報処

理装置に使用されるプログラム可能なタイミング 発生回路に関する。

(従来の技術)

一般に情報処理装置においては、複数のタイミ ング回路が必要であり、従来、との穏のタイミン グ発生回路は複数の縦続接続されたゲート群によ り構成されていた。このような従来技術による構 成では、上記ゲート群の入力端子と出力似子との うちのいずれかを他のゲート群の入力端子に印刷 配線の導線により接続して縦続接続がなされてい

(発明が解決しようとする問題点)

斯かる従来技術によるブログラム可能なタイミ ング発生回路では、ゲート段数を変化させて第1 段目の入力端子から入力されるタイミング信号の 入力に対して種々の遅延時間を有するタイミング 出力信号を得ているため、メイミング出力信号の 設定変更が困難であると共に汎用性に欠け、外部 端子数が多くなるといり欠点があつた。

本発明の目的は、複数の縦続接続用の複数のゲ

ート群を備えて上配縦続接続用の複数のゲート群の一つの入力か、あるいは出力とのうちのいずれかをプログラムにより選択することにより上配欠点を除去し、高集積化に適し、タイミング出力を仮散定できるように構成したプログラム可能なタイミング発生回路を提供することにある。

(問題点を解決するための手段)

本発明によるタイミング発生回路は、複数の縦 続接続したゲート群と、複数の選択回路と、複数 のメモリセルと、帯込み回路と、複数の読出し回 路とを備えて構成したものである。

複数の選択回路は、複数の縦続接続したゲート 群の入力と出力とのうち、いずれかを選択するた めのものである。

複数のメモリセルは選択回路の選択信号、およびタイミング出力信号初期値を書込んでおくためのマトリクス状に配置されたものである。

書込み回路は、選択信号、およびタイミング出 力信号初期値を複数のメモリセルに書込むための ものである。

10~13と、選択信号およびタイミング出力信号の初期値をF/F形メモリセル15~22に書込むための書込み回路23と、F/F形メモリセル15~18、あるいはF/F形メモリセル19~22をタイミング入力信号によりメモリセル列として選択するための選択ゲート14とにより構成されている。ここで、遅延ゲート群24は遅延ゲート2~5から成り、遅延ゲート群25は是延ゲート7,8から成り、遅延ゲート26は一つの遅延ゲート26から成る。30,51はそれぞれ電流限である。

F/F形メモリセル15~22はすべて同一の 構成を有し、F/F形メモリセル18はクロスカ ップルされたマルチエミッタトランジスタ101, 102、および抵抗器103,104によりフリ ップフロップを形成している。トランジスタ 101,102の一つのエミッタは、それぞれピ ット練D。,Doを通して読出し回路10、およ び構込み回路23に接続されている。他方のエミ ッタはメモリセルの内容を保持するための電流源 複数の読出し回路は、選択信号およびタイミング出力信号初期値を複数のメモリセルより読出すため、複数の選択回路に対応した数量だけ備えたものである。

(実施例)

次に、本発明について図面を参照して詳細に説明する。

第1図は、本発明によるタイミング発生回路の一実施例を示すプロック図である。第2図は、本発明の第1図に示す実施例の動作を脱明するため その入出力端子の波形を示す波形図である。

第1図において、湿延ゲート群24~26かよび上記遅延ゲート群24~26どとに入力か、あるいは出力かをそれぞれ信号般27~29上の選択信号により出力するための選択回路」、6・9から成る多段回路と、選択信号およびタイミング出力信号の初期値を書込むためのフリップフロップ(F/F)形メモリセル15~22と、F/F形メモリセル15~22より選択信号およびタイミング出力信号初期値を読出すための説出し回路

30 に接続されている。F/F形メモリセル15 はワード線W1、あるいはW2が高レベルの時に 選択され、院出し動作、あるいは書込み動作が行 われる。つまり、これらのF/F形メモリセル 15~22は2値情報を記憶する一種の既出し/ 書込みメモリとして動作する。

次に、第2図を参照して選択ゲート14の端子 32にタイミング入力信号[第2図(a)参照]を与 えてタイミング出力信号[第2図(b),(c)参照]を 得る動作について説明する。

また、ア/ア形メモリセル15へ選択信号情報 かよびタイミング出力信号の初期値情報を書込ん でかく。選択ゲート14の入力端子 82 に高レベル、あるいは低レベルの信号を入力する。入力が 高レベルの時にア/ア形メモリセル15~18が 選択され、入力が低レベルの時にア/ア形メモリ セル19~22 が選択される。 書込みデータ端子 34~57(D。~D。)にタイミング出力信号 の初期値情報かよび選択信号情報を入力し、読出 し/書込み動作制御端子 85(ENABLE)に

特開昭61~160130(3)

春込み動作(実際には、0 / および、1 / の2値)を指定することにより書込みは行われる。すなわち、書込みデータ端子 3 4 ~ 3 7 に与えられた情報にもとづき、書込み回路 2 3 によりそれぞれピット級の電位を高レベルをリセル15~22ののカンプがセットがメモリセル15~22の動作は選択された下/下形メモリセル列のそれぞれのピロを読出し回路10~13により検出し、下/下形メモリセル列のそれぞれの情報を読出すことにより行われる。このとき、端子 3 3 は説出し動作に使用されるようになつている。

ここでは、上記のようにしてF/F形メモリセル15,17,20に、1 *が書込まれ、他のF/F形メモリセル16,18,19,21,22には、0 *が書込まれたものとする。端子 るる上の状態が読出し動作にセットされ、タイミング t。では入力タイミング信号が高レベルから低レベルに変化している。これにより、ワード線W。が低レベルとなる。つ

出されたドンド形メモリセル18~18の情報はそれぞれ 0 1、11、01となり、この情報が選択回路9,6,1の選択信号となつているため、ドンド形メモリセル15の情報は遅延ゲート群25を通過して出力端子38より出力される。2段の遅延ゲート8,7より成る遅延ゲート群25で遅延したメイミング出力となる。すなわち、ドンド形メモリセル15~18は立上りのタイミングを決定し、ドンド形メモリセル20~22は立下りのタイミングを決定する。

第2図の(b),(c)に示すタイミング出力信号端子38の出力放形は、入力タイミング信号をそのまま遅延させるか、あるいは反転して遅延させるかしたものである。つまり、上記タイミング出力信号はF/F形メモリセル15へ*0″を書込み、F/F形メモリセル18へ*1″を奪込むことにより得られるものである。

(発明の効果)

以上のように本発明では、タイミング入力信号 の立上りタイミングと立下りタイミングとを独立 まり、このときにはF/F形メモリセル1 9~2 2 が選択されて情報が読出される。このとき、F/F形メモリセル1 9には、0 『が書込まれているため、最終的には出力端子 8 8 の状態は、0 『となるが、同時には出力は下/F形メモリセル20~2 2 の情報はそれぞれ、1 『、 0 『、 0 『である。これらの情報が選択回路 9 、6 、1 の選択信号となつているため、選択信号が、1 『の時にはグート群 2 6 、2 5 、2 4 をの時には入力信号が直接出力され、F/F形メモリセル1 8 の情報はゲート群 2 6 、2 5 、2 4 を通過して出力端子 8 8 より出力される。すなわち、ゲート 1 段で遅延したタイミング信号がタイミングは、で出力される。

次に、タイミングも。では入力タイミング信号が低レベルから高レベルに変化し、つまりF/F形メモリセル16~18が選択されて情報が読出される。このとき、F/F形メモリセル16には、1々が書込まれているため、最終的には出力端子38の状態は、1々となる。しかし、同時に読

に、ブログラムによつて設定できるため、回路に 汎用性をもたせることができると共に、外部端子 数を削波できるため、高集積化に適していて、ブ ログラムすることが可能であるという効果がある。

なお、本発明の実施例では配像セルとしてフリップフロップ形(F/F形)のメモリセルを用いたが、PROMのようなメモリセルによる応用も考えられることはいうまでもない。

4. 図面の簡単な説明

第1図は、本発明によるタイミング発生回路の 一実施例を示すブロック図である。

第2図は、第1図に示すタイミング発生回路の 動作を説明する波形図である。

1,6,9 · · · 選択回路

10~13・・・読出し回路

15~22・・・F/F形メモリセル

2 3 • • • • 鲁込み回路


30,31 • • 電流源

108,104 • • • 抵抗器


32~88・・・姆子

27~29 · · · 信号線

才 2 図



特 許 出 顧 人 日本電気株式会社 代理人 弁理十 井 ノ ロ ***



(19)

(11) Publication number. Generated Document.

61160130 A

PATENT ABSTRACTS OF JAPAN

(21) Application number: 60001303

(51) Intl. Cl.: G06F 1/04 G11C 7/00 G11C 11/34

(22) Application date: 08.01.85

(30) Priority:

(43) Date of application 19.07.86 publication:

(84) Designated contracting states: (71) Applicant: NEC CORP

(72) Inventor: KATO AKIRA

(74) Representative:

(54) TIMING GENERATING **CIRCUIT**

(57) Abstract:

PURPOSE: To make a timing generating circuit suitable for high integration and temporally setting up a timing output by providing the circuit with plural gate groups for cascade connection and selecting any one input from the plural gate groups or an output on the basis of a program.

CONSTITUTION: A high level or low level signal is inputted to an input terminal 32 of a selecting gate 14. A the high level of the input, F/F type memory cells 15-18 are selected, and at the low level of the input, F/F type memory cells 19-22 are selected. The initial value information of a timing output signal and selecting signal information are inputted to writing data terminals 34-37 and a signal specifying the writing operation is inputted to a reading/writing operation control terminal 33 to execute the writing operation. On the other hand, the reading operation is executed by detecting the potential values of respective bit lines of a selected F/F type memory cell array by reading circuits 10-13 and reading out respective information in the F/F type memory cell array by circuits 101-13 and respective information in the F/F type memory cell array is read out. At that time, the terminal 33 is used for the reading operation.

COPYRIGHT: (C) 1986, JPO& Japio

